



저작자표시-비영리-동일조건변경허락 2.0 대한민국

이용자는 아래의 조건을 따르는 경우에 한하여 자유롭게

- 이 저작물을 복제, 배포, 전송, 전시, 공연 및 방송할 수 있습니다.
- 이차적 저작물을 작성할 수 있습니다.

다음과 같은 조건을 따라야 합니다:



저작자표시. 귀하는 원저작자를 표시하여야 합니다.



비영리. 귀하는 이 저작물을 영리 목적으로 이용할 수 없습니다.



동일조건변경허락. 귀하가 이 저작물을 개작, 변형 또는 가공했을 경우에는, 이 저작물과 동일한 이용허락조건하에서만 배포할 수 있습니다.

- 귀하는, 이 저작물의 재이용이나 배포의 경우, 이 저작물에 적용된 이용허락조건을 명확하게 나타내어야 합니다.
- 저작권자로부터 별도의 허가를 받으면 이러한 조건들은 적용되지 않습니다.

저작권법에 따른 이용자의 권리는 위의 내용에 의하여 영향을 받지 않습니다.

이것은 [이용허락규약\(Legal Code\)](#)을 이해하기 쉽게 요약한 것입니다.

[Disclaimer](#)

공학석사 학위논문

실리콘 박막의 기판 전도성과
바이어스 인가에 따른 미세조직의
변화 및 효과

Effect of substrate bias on microstructure of
silicon thin film with the variation of
conductivity of substrate

2016 년 2 월

서울대학교 대학원

재료공학부

최 태 준

실리콘 박막의 기판 전도성과 바이어스 인가에 따른 미세조직의 변화 및 효과

Effect of substrate bias on microstructure of
silicon thin film with the variation of
conductivity of substrate

지도교수 황 농 문

이 논문을 공학석사 학위논문으로 제출함
2016 년 2월

서울대학교 대학원
재료공학부
최 태 준

최태준의 공학석사 학위논문을 인준함
2016 년 2월

위 원 장 _____ 이 정 중



부위원장 _____ 황 농 문



위 원 _____ 김 미 영



초 록

실리콘은 현대의 반도체 산업을 이루는 근간으로서 대단히 중요한 산업적 가치를 지니고 있으며, 실리콘 박막은 PV (Photovoltaic) 시장과 박막 트랜지스터 (Thin film transistor) 등 여러 분야에 접목하여, 어플리케이션 개발에 있어 많은 연구가 진행이 되고 있다.

실리콘 반도체는 우수한 전기적 성질과 광학적 성질을 바탕으로 현재 고도화로 발전되어있으며, 물성의 향상을 위해 나노 입자(Nanoparticle) 사이즈에서 관찰한 증착 거동의 이해가 필수적인 요소이다.

특히, 유리기판 위에 실리콘을 증착하는 경우에는, Amorphous incubation layer 와 같은 실리콘 박막의 성능을 저해하는 문제점이 꾸준히 제기 되어 왔기 때문에, 이를 해결하기 위해 현재 산업계에서는 Excimer laser annealing 이나 Metal induced crystallization 공정을 별도로 채용하여 유리 위에 증착된 비정질 실리콘을 결정질 실리콘으로 결정화시켜 성능을 향상시키고 있다.

그러나 이 경우에는 독립된 공정을 따로 거치기 때문에 시간적, 공간적, 금전적 비용에 따른 손실을 유발하기 때문에, 이 문제를 해결할 수 있다면 그에 따른 여러 비용의 절감을 통해 경제적인 이익을 가져다 줄 것으로 예상이 된다.

이에 본 연구에서는 플라즈마를 이용한 화학 기상 증착법(Plasma enhanced chemical vapor deposition)을 통해 플라즈마 내부에서 끊임없이 전자와 충돌하며 에너지를 교환하는 하전된 나노입자(Charged nanoparticles)의 유무를 TEM (Transmission electron microscopy) Grid를 통해 실제 나노입자를 Grid에 포집하여 확인한 뒤, 이러한 사실을 기반으로 하전된 나노입자의 성질을 이용하여

각각 몰리브덴(Molybdenum)기판과 글라스(SiO_2) 기판위에 300°C 의 저온에서 다결정 실리콘을 증착하였다.

나노입자가 하전이 되어있다는 성질로 인해, 기판에 바이어스(Substrate bias voltage)를 인가하여 전도성이 다른 기판 별로 다결정 실리콘 박막이 증착되는 거동을 AFM(Atomic Force Microscopy)을 이용한 박막 Roughness 분석과 Raman spectroscopy, X-ray diffraction의 분석을 선행한 뒤, 폴리실리콘 박막 내부의 미세구조 변화를 TEM의 암시야상 기법(Dark field image)을 통해 관찰하였다.

주요어 : 하전된 나노입자, 플라즈마 화학 기상 증착, 기판 전도성, 기판 바이어스, 저온 다결정 실리콘 박막, 암시야상

학 번 : 2014-20536

목 차

제 1 장 서 론	1
제 2 장 이론적 배경	3
2.1 하전된 나노입자 이론.....	3
2.2 하전된 나노입자의 생성 및 성장 메커니즘.....	6
제 3 장 실험 방법	9
3.1 PECVD 장비 설계	9
3.2 공정 변수에 따른 저온 다결정 실리콘 박막 증착	12
제 4 장 결과 및 고찰	14
4.1 TEM Grid를 이용한 나노입자 캡처.....	14
4.2 X-Ray Diffraction 분석.....	16
4.3 Raman을 통한 박막 결정성 분석.....	18
4.4 실리콘 박막의 roughness 분석	19
4.5 TEM 관찰.....	22
4.6 Dark field image를 통한 미세조직 관찰.....	31
제 5 장 결 론	41
참고문헌.....	42
Abstract	44

List of figures

Fig.1 Schematic of the theory of charged nanoparticle	5
Fig.2 Schematic of the PECVD system	
(a)side view (b) front view	10
Fig.3 Photograph of the CCP PECVD system	11
Fig.4 The captured silicon nanoparticles on the TEM carbon grid	
(a)0V(b) –1000V(c) +1000V(d) nanoparticles with high magnitude	15
Fig.5 XRD image of Si thin film	17
Fig.6 Raman spectroscopy	
(1)Mo substrate with 0V (2)SiO ₂ substrate with 0V (3)Mo substrate with –1000V (4)SiO ₂ substrate with –1000V	18
Fig.7 Surface roughness of the silicon thin film on the molybdenum substrate	
(a) 0V bias voltage with 0.334 RMS value (b) –1000V bias voltage with 0.736 RMS value	20
Fig.8 Surface roughness of the silicon thin film on the SiO ₂ substrate	
(a) 0V bias voltage with 0.705 RMS value (b) –1000V bias voltage with 3.71 RMS value	21
Fig.9 TEM Cross section of silicon thin film	
(a) Mo substrate with 0V (b) SiO ₂ substrate with 0V	

(c) Mo substrate with -1000V (d) SiO_2 substrate with -1000V	23
---	----

Fig.10 High magnitude image of interface between thin film and substrate

(a) Mo substrate with 0V (b) SiO_2 substrate with 0V	
(c) Mo substrate with -1000V (d) SiO_2 substrate with -1000V	26

Fig.11 Fast Fourier Transform image of the cross section between substrate and polycrystalline silicon film

(a) Mo substrate with 0V (b) SiO_2 substrate with 0V	
(c) Mo substrate with -1000V (d) SiO_2 substrate with -1000V	28

Fig.12 Selected Area Electron Diffraction pattern of silicon thin film

(a) Mo substrate with 0V (b) SiO_2 substrate with 0V	
(c) Mo substrate with -1000V (d) SiO_2 substrate with -1000V	30

Fig.13 Dark field image of silicon on molybdenum with 0V 32

Fig.14 High magnitude image of columnar structure on molybdenum substrate

(a)columnar FFT (b)interface between substrate and columnar	32
---	----

Fig.15 Dark field image of silicon on SiO_2 substrate with 0V 34

Fig.16 High magnitude image of grain on SiO_2 substrate

(a) grain FFT (b) interface between substrate and columnar.....	34
---	----

Fig.17 Dark field image of (111) silicon on molybdenum with –1000V bias voltage.....	35
Fig.18 Dark field image of (111) silicon on SiO ₂ with –1000V bias voltage.....	35
Fig.19 Dark field image of (220) silicon on molybdenum substrate with 0V bias voltage	36
Fig.20 Dark field image of (220) silicon on molybdenum substrate with –1000V bias voltage	37
Fig.21 Dark field image of (220) silicon on SiO ₂ substrate with 0V bias voltage.....	39
Fig.22 Dark field image of (220) silicon on SiO ₂ substrate with –1000V bias voltage.....	40

List of table

Table 1. Deposition condition of poly–silicon thin film.....	13
---	----

제 1 장 서 론

현대에 개발되는 수많은 전자제품은 반도체의 성질을 이용한 나노 기술(Nanotechnology)을 바탕으로 발전되어왔다.실리콘 박막은 오랜 기간에 걸쳐 고도의 성장을 거쳐왔으며 실리콘의 경우 상온에서 1.12eV의 밴드갭을 가진 반도체 물질로 상온에서도 우수한 전기적 특성을 지니고 있어 박막 트랜지스터 및 태양전지 산업에 널리 쓰이고 있다.

실리콘 박막을 증착하는 방법으로 화학 기상 증착법(Chemical vapor deposition)이 널리 사용되고 있으며 그 중에서 PECVD, LPCVD(low pressure chemical vapor deposition), APCVD(atmospheric pressure chemical vapor deposition)그리고 HWCVD (hot wire chemical vapor deposition) 와 같은 thermal CVD로 나뉠 수 있다.

PECVD 증착법은 현재 저온에서도 원하는 물질을 기판에 증착시킬 수 있는 장점 때문에 박막 트랜지스터 공정에서 절연막과 보호막을 쌓을 때 산업계에서 널리 쓰이는 증착 기법이다.

산업화 초기에는 비정질 실리콘을 증착하였지만, 제품의 안정성과 전자의 이동성이 낮은 단점이 제기되어 LTPS (Low temperature poly silicon)추가공정을 통해 비정질 실리콘을 다결정질 실리콘으로 결정화시키는 작업이 필요하였다.

폴리 실리콘 박막은 전자 이동도가 비정질 실리콘보다 월등히 높는데다가 소형화 할 수 있기 때문에 고해상도 구현이 쉽다는 장점이 있지만 추가공정에서 발생하는 비용과, 수율이 낮다는 단점이 제품의 대량 양산 과정에서 크나큰 결점으로 작용하게 되었다.

이러한 문제점을 해결하기 위해서 저온에서도 결정질 실리콘을 유리 기판위에 바로 증착하는 필요성이 대두됨에 따라,본 연구에서는 PECVD

증착 공정에서 기상에서 핵 생성된 입자가 성장하여 기판 위에 박막이 성막되는 하전된 나노입자 이론[1]을 모델로 제시하였다.

나노입자의 유무는 TEM grid에 포집하여 투과전자현미경을 통해 확인하였으며, 일반적으로 거론되는 공정 변수로서 기판의 온도, 반응 용기내로 유입되는 증착 가스 중 수소가 차지하는 비율(Hydrogen dilution ratio) [2-4], 플라즈마 파워[5], 증착 공정에서의 압력[6] 등이 있지만, 플라즈마 내부의 나노입자가 하전되어 있다는 관점에서 바라보면 기판에 바이어스를 인가함[7,8]으로서 생기는 정전기적인 힘의 작용과 기판을 통해 입자의 전하가 전이될 수 있는 기판의 전도성[9]이 실제 박막의 미세조직에 어떠한 변화를 가져오는지 관찰하였다.

이에 따른 박막 물성의 변화와 공정변수의 상관관계를 파악하여 박막 증착 메커니즘에 대한 새로운 관점을 제시함으로서, 다양한 박막 증착 기술에 대한 발전 가능성을 기대하는 바이다.

제 2 장 이론적 배경

2.1 하전된 나노입자 이론

종래의 박막 증착 메커니즘에 관한 일반적인 이론은 원자나 분자 스케일에서 진행된다는 전제하에 연구를 진행해왔다. 일반적인 화학 기상 증착에서는, 기판에 흡착된 라디칼(Radical)들이 화학반응을 일으켜 확산이 된 후, 핵 생성(Nucleation)과 성장(Growth)을 거쳐 박막이 형성된다. 증착이 되는 과정에서, 박막 표면에 흡착된 원자나 분자들이 기판의 표면 에너지(surface energy)를 낮추기 위해 차례대로 Terrace, Ledge, Kink 로 이동하여 성장한다는 TLK 모델을 제시하여 설명하였다.

그러나 실제 박막공정에서는 이러한 결정성장 이론으로 설명할 수 없는 많은 현상들이 보고되었는데, 기판이 에칭구동력(Etching driving force)인데도 불구하고 박막이 증착 되거나 입자의 선택적 성장(Selective deposition)과도 같은 원인이 정확히 파악되지 않은 예시가 발견되었다.이 뿐 아니라 열선 화학 증착(HWCVD)법을 이용한 다이아몬드 합성 실험에서 보고 된 바에 의하면, 기판을 달리한 나머지 공정변수가 동일한 조건에서 실리콘 기판 위에서는 다이아몬드가 증착되었으며 철(Fe) 과도 같은 금속 기판에서는 다공성(Porous)의 soot가 형성이 된 것을 확인하였다[10].이러한 다공성의 구조는 상호간의 원자 결합 에너지로 성장하는 결정성장이론으로 설명할 수 없었기 때문에 다른 시각에서의 고찰이 필요하게 되었다.

증착의 최소 단위가 원자나 분자 사이즈가 아닌 나노 사이즈에서 접근한 하전된 나노입자 이론에 따르면 앞서 예시를 든 현상이 기판의 서로 다른 CTR(Charge Transfer Rate) 로 설명이 가능하다.성장 단위가

전하를 띤 bulk형태의 나노 입자라면,기판의 전도성에 따라 나노 입자가 전하를 잃거나 유지하게 됨으로써 증착 시 다른 양상을 보이는 것이다. 기판이 높은 전도성을 가진다면, 나노 입자의 전하가 기판을 통해 빠져나가면서 중성의 입자가 되어 입자들간의 bonding이 반데르발스(Van der waals)인력이 작용하게 되어 다공성의 soot로 박막이 형성되고, 전하를 띤 채로 증착이 되면 전하에 의한 척력에 의해 자기조립(Self assembly) 과정을 거쳐 높은 결정성을 가진 다이아몬드를 형성하게 된다.[11]박막의 확산 메커니즘에서 가장 중요한 요인으로서 온도를 꼽을 수 있는데, 그 이외의 확산 요소가 바로 입자가 가진 전하가 될 수 있다는 점에서 기존의 이론과 다른 점이다.이를 전하에 의해 촉진된 확산(Charge enhanced diffusion)이라 하여 박막을 형성하는 과정에서 중요한 작용을 한다는 것을 확인하였다.[12]




Fig.1 Schematic of the theory of charged nanoparticle

2.2 하전된 나노입자의 생성 및 성장 메커니즘

전하를 띤 입자가 기상에서 생성되기 위해서는 생성되는 물질이 기상에서 과포화 상태에 도달하여 응축이 일어나야 한다. 과포화 상태란 어떤 온도에서 용질이나 수증기가 용액이나 공기 중에 일정 포화 한도 이상 포함되어 있는 것을 말한다.

과포화 상태는 준안정(Metastable) 이므로 그 계(System)를 장시간 방치하거나 어떤 충격을 주거나 하면 결정이 석출하거나 수증기가 응결하는 등의 변화를 일으켜,돌연 평형 상태에 도달하여 안정화한다.생성 물질이 과포화 상태에 도달하면 응축이 일어난 뒤 기상에서 석출(Precipitation)되기 시작한다. 나노 입자가 이에 해당하며 기상 핵 생성(Nucleation by gas phase nuclei) 과정을 거쳐 그 핵으로부터 벌크 단위의 나노 입자로 성장하는 것이다.

핵 생성이 일어나기 위해서는 깁스 프리 에너지(Gibbs free energy)가 일정한 배리어(energy barrier)를 넘어야만 하는데,이온이나 빛이 핵 생성의 매개가 되어 배리어를 낮출 수 있는 것은 널리 알려진 사실이다. 이들은 각각 이온 유도 핵생성(Ion-induced nucleation) 과 광 유도 핵생성(Photo-induced nucleation)으로 알려져 있다.이온에 의한 기상 핵 생성은 윌슨의 안개 상자(Wilson cloud chamber) 실험[13]에서 확립 되었는데, 단열 팽창 과정을 통해 과포화된 수증기가 응축된 뒤 기상에서 핵 생성이 일어나 안개로 나타나는 과정을 관찰하는 장치이다. 기상 핵 생성 과정은 균일 핵생성(Homogeneous nucleation) 과 불균일 핵생성(Heterogeneous nucleation) 으로 나뉘 수 있는데,균일 핵생성은 과포화된 증기에서 핵이 형성되는 것이고 불균일 핵 생성은 이온 등 다른 물질을 매개로 하여 핵 생성이 일어나는 것이다.윌슨의 안개상자 실험에서는 상자 내부로 계속해서 주입되는 이온으로 인한

불균일 핵 생성이 일어나기 때문에,균일 핵 생성은 일어날 수 없는 것으로 확인되었다.

광 유도 핵 생성은 Katz[14] 그룹에 의해 발견되었는데, 이 현상은 특정 파장에 의해 광 여기(Photo-excited)된 원자나 분자가 핵 생성을 유발하는 것으로 정의되며 이온 유도 핵 생성보다 더 강렬하게 발생하는 것으로 알려져 있다. 그렇기 때문에 광 여기된 이온들이 풍부하게 존재하는 플라즈마나 화염, HWCVD에서 광 유도 핵 생성이 우세하게 작용하여 입자가 성장하게 된다.성장한 입자는 전기적으로 중성이어도 이온을 만드는 분위기에서 쉽게 대전될 수 있는데,입자의 크기가 수 나노미터에 도달하면,이온화 에너지(Ionization energy)나 전자친화도(Electron affinity)가 응축상의 일함수(Work function)에 근접하기 때문이다. 이온 유도 핵 생성과 광 유도 핵 생성으로 생성된 나노 입자는 모두 전하를 띄는 것으로 밝혀졌다.[15]

핵 생성이 일어나면 입자는 필연적으로 성장을 동반하게 되는데 과포화 상태에 놓인 물질이 서로 흡착하여 성장하거나 생성된 핵들이 브라운 운동을 하면서 서로 간의 충돌에 의해 상호응집이 되어 성장한다.생성된 핵의 성장과 관련된 주요 인자로서는 크게 전체 석출량과 핵 생성 밀도를 꼽을 수 있다.

전체 석출량이 적고 핵 생성 밀도가 높다면 입자의 사이즈는 상대적으로 작고, 석출량이 많고 핵 생성 밀도가 낮다면 입자의 사이즈는 상대적으로 크게 성장한다.생성된 핵들이 브라운 운동을 하며 서로 충돌하여 응집하여 성장할 경우에는, 생성된 핵이 중성인 경우에는 응집에 의해 쉽게 성장 할 수 있지만, 핵이 같은 전하로 대전되어 있으면 전하에 의한 반발력이 작용하여 충돌이 쉽지 않아 응집이 잘 일어나지 않는다.

이와 같은 사실을 바탕으로 전하 밀도와 나노 입자 크기의 상관 관계를

이론적으로 분석 하였을때, 전하 밀도가 증가함에 따라 하전이 된 나노 입자의 크기가 작아진다는 결과가 보고되었다.[16] 이 결과에 의하면, 기상에서 전체 석출량이 적고 전하밀도가 높을수록 크기가 작고 미세한 나노 입자를 얻을 수 있다.RF-PECVD의 경우에는 고주파(Radio-frequency, 13.56 MHz) 를 걸었을 때, 플라즈마 내부에 풍부하게 존재하는 이온과 광 여기된 원자나 분자에 의해 기상에서 핵 생성이 된다. 플라즈마 내부의 전하 밀도가 높기 때문에,생성된 핵은 음과 양으로 하전되기 매우 용이한 상황으로 이들이 서로의 인력에 의해서 충돌에 의한 상호 응집이 활발히 이루어짐에 따라 나노 입자의 성장이 쉽게 일어난다.

제 3 장 실험 방법

3.1 PECVD 장비 설계

본 연구에서 폴리실리콘 박막을 증착하기 위한 방법으로 라디오 주파수(13.56MHz)의 PECVD를 이용한 축전 결합형 플라즈마(Capacitively Coupled Plasma)를 사용하여 폴리실리콘 박막을 성막하였다. 가스를 유입할 때 사용한 장비로 유량계(Mass Flow Controller)를 통해 가스 유량을 조절하였으며, 플라즈마 챔버 상단에 가스 유입구를 설치하여 챔버 내부에서 불 때, 디퓨저(Diffuser)를 통해 가스가 위에서부터 흘러나와 플라즈마로 분해되도록 설계되었다.

CCP 플라즈마 챔버는 Stainless-steel 소재로 제작되었으며 진공을 뽑아내는 장치로 Rotary pump와 Turbo molecular pump를 사용하여 챔버 내부의 진공도를 제어하였다. 기판의 온도는 할로젠 램프(Halogen lamp)를 사용하여 가열 하였고, 정확한 온도는 램프에서 1 cm 떨어진 탐침을 통해 온도를 측정하여 조절하였다.

그리고 반응기 내부의 음극은 접지를 시켜 실험을 할 때마다 제 각각의 전위차가 걸리는 self-bias 현상을 방지하였으며 반응기의 모든 벽면도 항상 접지시켜놓았다. 그리고 기판에는 바이어스와 연결하여 직류 전압을 인가할 수 있도록 설계하였다.

샘플을 직접 로딩할 수 있는 로드락(Load lock) 챔버가 플라즈마가 직접 발생하는 메인 챔버 옆에 붙어 있으며 두 챔버는 게이트로 서로 격리되어 있다. 로드락의 진공과 메인 챔버의 진공은 모두 Rotary pump를 통해 조절되며, 서로 다른 밸브 라인을 거쳐 진공을 뽑게 된다. 챔버의 내부는 뷰 포트(View port)를 통해 관찰할 수 있으며 이를 통해 플라즈마의 상태와 아킹의 유무 및 증착 상황을 실시간으로 관찰할

수 있다.기판을 올려 놓는 지그(zig)의 사이즈는 가로 세로 7 cm 크기로 제작되었다. 실제 장비의 설계도(Fig.2)와 외관(Fig.3)은 다음과 같다.




Fig.2 Schematic of the PECVD system

(a)side view (b) front view




Fig.3 Photograph of the CCP PECVD system

3.2 공정 변수에 따른 저온 다결정 실리콘 박막 증착

실험 재료는 본 연구의 취지에 맞게 각각 전도성 기판과 절연성 기판을 준비하였으며 기판의 물질은 각각 폴리브덴과 글라스를 사용하였다. 샘플의 크기는 2 x 2 cm를 초과하지 않는 사이즈로 다이아몬드 커터를 이용한 절삭을 통해 제작되었다.

증착 전에 기판의 세척은 에탄올로 1분동안 세척한 뒤, DI water로 1분 동안 남은 에탄올을 세척한다. 그 다음 기판에 남아있는 수분과 에탄올을 완전히 건조한 후 증착 기판위에 세팅한 뒤 로드락 챔버에서 메인 챔버 내부로 이동하게 된다.

챔버 내부의 공정 압력은 1 Torr에 맞추어 일괄적으로 샘플을 제작하였으며, 증착 과정에 사용된 기체는 실리콘을 증착하기 위한 순도 99%의 SiH_4 가스 1 SCCM (Standard Cubic Centimeter per Minute) 을 유입하였고, 플라즈마를 발생시키기 위해 Ar 가스를 10 SCCM 을 사용했으며 H_2 가스를 49 SCCM 을 유입하여 희석시켜 Ar 을 제외한 총 가스의 양 중 수소가 차지하는 분율을 0.98로 고정시켰다. 플라즈마의 파워는 125 Watt로 조정하였으며 기판의 온도는 300°C 에서 진행되었다. 증착 시간은 30분으로 고정하여, 1 Å/s 증착률로 두께 180 nm의 폴리실리콘 박막을 증착하였다. 나노입자의 하전 특성을 살펴 보기 위해 기판에 직류 전압 (DC Bias) 을 인가하여 효과를 극대화한 -1000V와 0V의 전후를 비교하였으며, 자세한 실험조건은 표로 작성하여 첨부하였다.

Variation Substrate	Working Pressure (Torr)	H2 Dilution Ratio (%)	Deposition Time (min)	Substrate Temperature (°C)	Plasma Power (W)	Bias Voltage (V)
Molybdenum	1	0.98	30	300	125	0
						-1000
SiO2						0
						-1000

Table 1. Deposition condition of poly-silicon thin film

제 4 장 결과 및 고찰

4.1 TEM Grid를 이용한 나노입자 캡처

기상 핵 생성을 통한 실리콘 나노 입자를 관찰하기 위해 기판 위에 그리드를 놓고 직접 나노 입자를 포집하는 실험을 진행하였다. 직류 전압 인가에 따른 변화를 보기 위해 각각 0V와 +1000V, -1000V를 기판에 인가한 나노입자를 그리드에 15초 동안 포집하였다. 기판의 온도가 고온일수록 열 에너지를 얻은 나노입자는 불안정하기 때문에 grid에 흡착하지 않아 단 시간내에 실리콘 나노입자를 포집하기 어려운 제약이 따르므로 입자 포집은 상온에서 진행이 되었다.

사용한 Carbon TEM grid는 Ultra thin carbon film on a holey/lacey film이며, grid의 대한 관찰은 TEM으로 이루어졌다. 이 실험을 통해 나노 입자의 개수 농도와 크기 분포는 파악할 수 없으나, 하전된 나노 입자 거동을 직접 확인 할 수 있다는 점에서 필요한 실험이다.[17]

Fig.4의 나노입자 캡처 실험 결과, 바이어스를 인가하였을 때 나노입자의 분포 양상이 달라지는 것을 알 수 있다. 기판에 -1000V를 인가하였을 때 금속으로 이루어진 Cu mesh 부근에 나노입자가 발견되지 않고 +1000V 를 인가하거나 바이어스를 인가하지 않았을 때는 나노입자가 Cu mesh 부근에서 발견이 된다는 점이다. 이를 통해 알 수 있는 것은 음의 바이어스를 인가하였을 때 mesh 부근에 떨어져야 할 나노입자가 바이어스 인가로 인해 (-)의 정전기적 영향을 더 많이 받아 금속쪽으로 이끌려가 증착이 된다는 것이고 이러한 사실을 통해 나노입자가 양으로 다중 하전(Multiply charged)되어 있는 가능성을 암시한다. 이를 통해 실리콘 박막은 10nm 사이즈 이상의 나노입자로 이루어지며, 나노입자가 바이어스 인가 후 하전 특성을 따라

다른 증착 양상을 보인다.




Fig.4 The captured silicon nanoparticles on the TEM carbon grid

(a) 0V (b) -1000V (c) +1000V

(d) nanoparticles with high magnitude

4.2 X-Ray Diffraction 분석

본 연구의 목적은 미세조직 관찰을 통해 박막의 특성을 파악하는 것이다. 그러기 위해서는 우선 해당 샘플의 X 선 회절 분석을 이용해 실리콘 결정구조를 알아야 한다. 분석에 사용된 X 선 장비 (New D8 Advance) 는 θ 는 고정하고 2θ 만 이동하여 X선의 작은 입사각으로 박막의 표면을 측정하는 GI-XRD(Grazing incidence X-ray diffraction) 모드로 진행하였으며, 기존의 $\theta - 2\theta$ 방식과는 달리, 이 방식은 기판의 결정구조를 제외한 실리콘 박막의 결정구조만을 선택적으로 파악할 수 있다는 점에서 데이터의 신뢰성이 높다.

XRD를 통해 얻은 실리콘의 결정구조는 ICDD(International Center For Diffraction data)에 명시되어 있는 실리콘 결정구조에 따른 peak과 대조하여 샘플에서 나타난 peak의 위치가 각각 차례대로 (111), (220), (311) 방위가 나타나는 각도와 일치하는 것을 Fig.5에서 확인하였다. 이는 실리콘 박막이 여러 방위를 가진 다결정으로 이루어져있다는 것을 알 수 있으며, 특히 (111) 방위의 결정구조가 가장 우세하게 성장 한 것을 확인하였다.

샘플마다 peak의 강도가 다소 차이가 있는 점은, XRD 분석 과정 중에 복합적인 요소가 작용 할 수 있지만, 여기서는 기판의 방위와는 무관하게 측정할 때 사용된 샘플 각각의 크기 차이에 기인한 것으로 사료된다.




Fig.5 XRD image of Si thin film

4.3 Raman을 통한 박막 결정성 분석

증착한 실리콘 박막의 결정성을 확인하기 위해 라만(Horiba Jobin-Yvon LabRam Aramis spectrometer)을 통해 분석하였다.

Fig.6의 라만 결과를 보면, 바이어스와 기판을 달리하여 증착한 실리콘 박막의 경우, 전부 동일한 결정성을 가진 실리콘 박막임을 확인하였으며, 결정성 peak이 전부 520cm^{-1} 부근에서 나타나는 것을 통해 높은 결정성을 가진 다결정으로 이루어진 것을 확인하였다. 주목해야 할 부분은, 기판의 전도성에 관계없이 박막의 결정성이 동일하다는 것이 박막 내부의 미세구조가 같다는 것을 의미하는 것이 아니기 때문에, 이러한 macro 한 분석으로 공정변수에 기인한 차이를 확인하기 어렵다는 점이다.




Fig.6 Raman spectroscopy

- (1) Mo substrate with 0V (2) Mo substrate with -1000V
(3) SiO₂ substrate with 0V (4) SiO₂ substrate with -1000V

4.4 실리콘 박막의 roughness 분석

전도성이 다른 두 기판 위에 증착한 다결정 실리콘 박막 표면의 roughness 가 바이어스 인가 전후로 어떠한 변화가 있는지 관찰하기 위해 AFM(NANO station II)을 사용하였다. Tip 부분에 사용된 cantilever 사이즈는 10nm 이며 AFM 의 측정범위는 $10 \times 10 \mu\text{m}$ 의 영역을 256 픽셀로 스캔하여, 픽셀간 거리를 의미하는 step size 는 39nm 이다. 스캔 영역의 데이터를 토대로 중심평면을 상정한 후, 박막의 거칠기를 RMS(Root mean square) 값으로 수치화하여 나타내었다.

Fig.7 과 Fig.8 은 해당 스캔 영역을 3 차원으로 구현한 이미지이다. Molybdenum 기판의 경우, 바이어스 인가 전후에 따라 박막 표면의 RMS 값이 0.334 에서 0.736 으로 증가한 것을 확인하였고, SiO_2 의 경우, 0.705 에서 3.71 로 증가한 것을 확인하였다. 주목할 점은 기판의 전도성에 따라서 바이어스 인가에 따른 박막 표면 RMS 값이 증가하는 폭이 다르다는 점이다. 이는 바이어스로 인해 기판 주위에 형성된 전기장이 하전된 나노입자들의 증착거동에 영향을 미치는 요인이며, 정전기적 인력으로 인해 기판을 향해 가속된 나노입자들이 기판에 도달한 후 기판의 전도성에 따라 전하의 분포가 달라졌기 때문에 증가 폭 또한 달라진 것으로 생각되지만, 지속적인 논의와 함께 차후의 연구를 통해 자세히 밝혀져야 할 부분으로 기대되는 흥미로운 결과이다.




Fig.7 Surface roughness of the silicon thin film on the molybdenum substrate

(a) 0V bias voltage with 0.334 RMS value

(b) -1000V bias voltage with 0.736 RMS value




Fig.8 Surface roughness of the silicon thin film on the SiO₂ substrate

(a) 0V bias voltage with 0.705 RMS value

(b) -1000V bias voltage with 3.71 RMS value

4.5 TEM 관찰

나노입자의 하전 성질을 이용한 박막을 증착하고, 그 미세구조를 관찰하기 위한 양질의 TEM 샘플을 제작하기 위해 TEM 샘플의 제작과정을 다음과 같이 간략하게 정리하였다.

- 박막이 증착된 샘플을 두 개로 절단한 뒤, 박막표면이 서로를 마주보도록 M-bond로 접착하고 200°C로 가열하여 굳힌다.
- 접착한 샘플을 다이아몬드 블레이드로 절삭하여 단면을 가진 샘플을 여러 개 제작한다.
- 제작된 샘플은 히트 글루를 사용하여 삼각대에 고정한 뒤, 순차적으로 Diamond lapping film으로 폴리싱을 하여 격면을 제작한다.
- 샘플을 뒤집어서 격면의 반대면을 두께에 따라 Diamond lapping film을 교체해가며 두께를 10 μ m까지 폴리싱을 한다.
- 샘플을 PIPS(Precision ion polishing system)를 사용하여, TEM으로 관찰하기에 알맞은 두께까지 Ar이온 빔 폴리싱을 하여 제작한다.

이렇게 제작된 샘플을 TEM을 통해 단면을 관찰한 결과, 전부 기판에 수직으로 성장한 것을 Fig.9로 확인하였다.




Fig.9 TEM Cross section of silicon thin film

- (a) Mo substrate with 0V (b) SiO₂ substrate with 0V
 (c) Mo substrate with -1000V (d) SiO₂ substrate with -1000V

투과전자현미경은 주사전자현미경보다 더 우수한 분해능을 가지고 고배율로 박막을 관찰할 수 있기 때문에 박막 내부의 결정구조를 FFT(Fast Fourier Transform)이미지와 회절패턴(Selected Area Diffraction Pattern, SAED)을 이용하여 국부적으로 분석하기에 용이하다. 기관의 전도성과 바이어스의 영향이 실리콘 박막 증착거동에 어떠한 변화를 가져다 주는지 관찰하고 기관과 박막의 상관관계를 분석하기 위해, Cross section을 찍은 후 이미지를 확대하여 국부적인 FFT이미지와 SAED를 관찰하였다. 절단면을 확대하여 관찰한 결과를 Fig.10에 첨부하였다. 박막과 기관의 계면을 확대하여 관찰한 결과, 기관의 방위와는 관계없는 랜덤한 방위를 가진 다결정 실리콘 박막이 증착된 것을 확인하였다. 기관에 따른 차이점은, 결정성을 가진 Molybdenum 기관에서는 박막의 물성을 저해하는 비정질의 Amorphous incubation layer가 거의 없이 다결정 실리콘이 바로 증착한 것을 관찰 할 수 있고, 비정질의 SiO₂ 기관에서는 바이어스를 인가하지 않았을 때, 증착 초기에 Amorphous incubation layer과 다결정 실리콘이 혼재되어있는 것을 관찰할 수 있으며, 바이어스 인가 후 Amorphous incubation layer가 감소하는 경향을 관찰하였다. 하전된 나노입자의 관점에서 이러한 차이를 해석하자면, Molybdenum 기관에서 다결정 실리콘이 비정질 층 없이 증착 초기에 증착이 되는것은 기관 표면에 도달한 결정성을 띤 하전된 나노입자가 기관을 통해 전하를 손실하여 기관의 결정성을 따라가지 않고 고유의 결정성을 유지하는 solid like 성질이 우세하게 작용하였기 때문에 비정질 층 없이 다결정 실리콘이 바로 증착된 것으로 보인다.

절연체인 SiO₂ 기관에서는 기관을 통해 전하가 빠져나가지 않아 이 전하가 확산의 구동력이 되는 liquid like 성질로 인해 기관의 결정성을

따라가므로 증착 초기에는 비정질인 기판을 따라 확산을 통해 비정질로 변하게 된다.

증착 초기에 이러한 비정질 실리콘이 쌓이지만 증착이 거듭될수록 초기에 비정질 층이 기판 역할을 할 수 있을 정도로 충분히 형성되면 이를 통해 전하가 빠져나가므로, 비정질 실리콘 위에 쌓이는 실리콘은 하전을 잃고 고유의 결정성을 가진 solid like 성질이 우세하게 작용한다. 이러한 고유의 결정성을 가진 실리콘 입자가 증가함에 따라 그 위에 증착되는 나노입자들은 결정성을 따라 성장을 하여 다결정 실리콘을 형성하는 것으로 해석이 된다. 바이어스를 인가하였을 때, 비정질 기판에 증착 초기부터 다결정질의 실리콘 박막이 증착이 되는 것은 바이어스를 인가하여 끌어당긴 입자가 고유의 결정성을 가지고, 입자사이즈가 상대적으로 큰 하전된 나노입자들의 특성으로 인해 기판의 결정성을 따라가지 않고 solid like 성질이 우세해지기 때문에 비정질이 아닌 다결정 실리콘이 바로 증착이 되는 경향을 나타낸 것으로 사료된다.




Fig.10 High magnitude image of interface between thin film and substrate

(a) Mo substrate with 0V (b) SiO₂ substrate with 0V

(c) Mo substrate with -1000V (d) SiO₂ substrate with -1000V

기관 방위와 다결정 실리콘의 방위의 상관관계를 분석하기 위해 해당 cross section(Fig.10)의 FFT(Fast Fourier Transform)이미지를 분석하였다. 그 결과, Fig.11 (a)와(c)에서 결정성이 있는 Molybdenum 기관위에 증착된 실리콘 박막의 FFT를 관찰하여 Molybdenum의 (110)면이 두개의 점으로 뚜렷이 나타나고 안쪽에 실리콘 박막의 (111)면이 회절환도형으로 나타났으며, 바이어스 인가 전후 증착 초기에 결정성 차이는 확인되지 않았다. 실리콘 박막이 기관의 결정성과 달리 독자적인 결정성을 가지고 성장한 것을 알 수 있으며 기관과 박막의 상관관계를 살펴보면, 기관의 방위에 상관없이 다결정 실리콘이 바로 증착이 되었고, 기관의 결정방향을 따라 epitaxial하게 성장하거나 다른 모종의 상관관계는 없는 것으로 확인되었다. 이는 서로가 다른 결정구조를 가지고, 격자 상수차이에 기인한 lattice mismatch가 주된 원인일 것으로 생각이 된다.

비정질 기관인 SiO₂에 증착된 다결정 실리콘 박막의 경우, 바이어스 인가 전후에 따라 증착 초기의 경향 차이를 확인할 수 있는데, 바이어스를 인가하지 않을 경우 Fig.11 (b)에서 실리콘 박막이 기관의 결정성과 같이 비정질로 나타나지만, 바이어스를 인가한 후 (111)면과 (220)면의 결정성을 가진 점을 Fig.11 (d)를 통해 확인할 수 있었다. 이처럼 증착초기부터 결정성을 가진 입자를 바이어스 인가를 통해 끌어당길 수 있음을 확인하였다.




Fig.11 Fast Fourier Transform image of the cross section
between substrate and polycrystalline silicon film

(a) Mo substrate with 0V (b) SiO₂ substrate with 0V
(c) Mo substrate with -1000V (d) SiO₂ substrate with -1000V

실리콘 박막의 국부적인 영역에서의 회절 패턴(SAED)을 관찰하여 회절패턴이 여러 개의 동심원을 가진 회절환 도형으로 이루어진 것을 Fig.12 를 통해 확인하였다. 회절환의 지수를 매기기 위해 회절패턴 이미지에서 확인된 3 개의 동심원의 반지름길이를 각각 측정하여, 면간거리 d 값을 계산하여 실리콘물질의 ICDD 와 대조해보았다. 그 결과, 면간거리 값이 각각(111),(220),(311) 면에 해당하는 면간거리와 일치했으며, 이는 상기한 XRD 데이터에 표시된 3 개의 주요 peak 에 해당하는 우선성장방위의 면과 일치함을 확인하였다. 이는 시편이 동일한 하나의 방위를 가진 결정립으로 되어있지 않고, 각 결정입자의 방향이 공간 속에서 각자 같은 확률을 가지고 배열되어있는 다결정체인 것을 확인하였다.




Fig.12 Selected Area Electron Diffraction pattern of silicon thin film

(a) Mo substrate with 0V (b) SiO₂ substrate with 0V

(c) Mo substrate with -1000V (d) SiO₂ substrate with -1000V

4.6 Dark field image를 통한 미세조직 관찰

암시야상 기법은 특정방향의 빔만을 선택하므로 영상이 단순해지고, 영상의 콘트라스트를 증대시켜서 새로운 정보를 얻을 수 있기 때문에 다결정 실리콘 박막 내부에서, 오로지 기판에 평행한 (111)면과 (220)면을 가진 주상정(Columnar)을 선택적으로 밝게 찍는 것이 가능하다[18]. 암시야상 기법을 통해 바이어스와 기판의 전도성에 따라 in plane의 (111)과 (220)면이 기판에 수직인 박막의 성장방향(Growth direction)으로 찍었을 때 어떠한 변화가 있는지 관찰하였다. 우선, 회절환 도형에서 (111)면이 가장 강한 intensity를 가지고 있고 에너지적으로 안정적인 조밀면이므로 in plane의 (111)면을 다크 필드 이미지로 찍어 기판의 전도성에 따라 미세구조가 어떠한 차이를 보이는지 이미지 상에서 밝게 빛나는 부분을 살펴보았다.(111)의 in plane을 관찰한 결과, 전도성이 높은 폴리브덴 기판에서는 박막이 주상정 구조로 자란 것을 Fig.13에서 관찰하였고 high magnitude로 주상정 하나를 잡아 기판과 박막의 경계면과 주상정 내부의 결정성을 Fig.14로 관찰하였다.주상정 내부의 결정성은 완벽한 단결정은 아니지만 높은 결정성을 가진 채 배열되어 있는 것을 관찰하였으며 주상정은 기판의 계면에서부터 결정성을 가진 채로 성장한 것을 확인하였다.




Fig.13 Dark field image of silicon on molybdenum with 0V




Fig.14 High magnitude image of columnar structure on molybdenum substrate

(a) columnar FFT (b) interface between substrate and columnar

전도성이 낮은 SiO_2 기판에 증착된 실리콘 박막을 (111)면의 in plane 으로 다크 필드 이미지를 찍어 Fig.15 로 관찰하였다.

SiO_2 기판에서는, (111)면의 in plane 이 주상정으로 성장하지 않고 grain 의 형태로 박막 내부에 혼재되어 있는 것을 관찰하였다.

그리고 밝게 빛나는 grain 을 Fig.16 에서 살펴보면, grain 내부는 stacking fault 와 같은 결함과 함께 높은 결정성을 가지고 있었으며, 기판의 계면에서는 증착 초기에 비정질 실리콘이 주를 이루어 결정성을 가진 실리콘이 조금 가미된 형태를 보였다. 이와 같은 차이는, 기판의 전도성에 따라 박막의 미세구조가 영향을 받은 것으로 사료된다.




Fig.15 Dark field image of silicon on SiO₂ substrate with 0V




Fig.16 High magnitude image of grain on SiO₂ substrate

(a) grain FFT (b) interface between substrate and columnar

다른 공정 변수인 바이어스를 통해, 기판에 바이어스를 인가한 in plane 의 (111)면이 어떠한 변화를 갖는지 Fig.17, Fig.18 의 다크 필드 이미지를 통해 관찰해보았다.

그 결과, 바이어스를 인가했을 때 in plane 의 (111)면은 기판에 전도성이나 바이어스 인가에 따라서도 유의미한 뚜렷한 차이는 관찰되지 않았다. 이는 (111)면이 에너지적으로 가장 안정된 조밀면이기 때문에 바이어스 인가와 같은 외부 조건의 영향을 받지 않고 성장한 것으로 보인다.




Fig.17 Dark field image of (111) silicon on molybdenum with
-1000V bias voltage




Fig.18 Dark field image of (111) silicon on SiO₂ with
-1000V bias voltage

(111)면과 (220)면은 전기적 물성이 서로 다르기 때문에 (220)면의 in plane 을 관찰할 필요가 있다. 바이어스 인가에 따른 미세구조의 변화는 조밀면보다 에너지적으로 덜 안정적인 (220)면에서 이루어지지 않았는지 관찰하기 위해 기판별 바이어스를 인가한 (220)면 다크필드 이미지를 통해 관찰해보았다.

우선 전도성이 높고 결정성을 가진 Molybdenum 기판위에 증착한 실리콘 박막의 다크필드 이미지를 Fig.19 를 통해 관찰하였다.

전도성이 높은 폴리브덴 기판 위에서는 in plane 의 (220)면이 바이어스를 인가해도 차이가 없는 것을 Fig.20 으로 확인하였다.




Fig.19 Dark field image of (220) silicon on molybdenum substrate
with 0V bias voltage





Fig.20 Dark field image of (220) silicon on molybdenum substrate
with -1000V bias voltage

절연체이며 전도성이 낮은 SiO_2 기판 위에 증착한 실리콘 박막(Fig.21)과 바이어스를 인가하여 증착한 실리콘 박막의 다크필드 이미지(Fig.22)를 비교해 보았다.

실리콘 박막을 저배율로 넓은 영역을 관찰하였고 가운데의 m bond 를 제외한 위와 아래의 두 박막을 관찰하였다. 바이어스를 인가한 실리콘 박막의 경우, 기판에 평행하는 (220)면에 해당하는 부분이 밝게 빛나는 것을 더 많이 관찰할 수 있는데 이는 바이어스 인가로 인해, in plane 의 (220)면이 증가한 것을 의미한다. 바이어스 인가에 따른 in plane 의 (220)면 증가는 문헌 조사에 따르면[19,20], 열역학적으로 안정적인(thermodynamically preferred orientation) 실리콘의 (220)면에서 캐리어의 산란(scattering) 현상이 더 적게 일어나기 때문에 박막의 물성에 영향을 미친다. 비정질보다 열역학적으로 우세한 방위인 (220)면이 많이 생성될수록 한정된 공간에서 더 적은 결정립계를 생성하기 때문에 캐리어의 손실을 줄일 수 있다. 캐리어의 산란이 적게 일어나는 (220)면이 in plane 으로 더 많이 정렬되어 나타난 것은 박막의 전기 전도도와 상관관계를 가질 것으로 사료되는 부분으로 이후에 좀 더 심도있는 연구를 통해 상관관계가 밝혀지기를 기대하는 바이다.








Fig. 21 Dark field image of (220) silicon on SiO₂ substrate with 0V bias voltage




Fig. 22 Dark field image of (220) silicon on SiO₂ substrate with
−1000V bias voltage

제 5 장 결 론

이번 연구에서는 플라즈마를 이용한 화학 기상 증착 공정을 이용하여 기상 핵 생성을 통해 하전된 나노입자가 생성되는 것을 확인한 후, 나노입자의 하전 특성에 따라 기판 바이어스 효과로 인해 전도성이 다른 기판 별로 증착 시 어떠한 양상을 보이는 지 관찰하였다.

AFM 을 통해 RMS 값을 계산하여 바이어스를 인가하면 박막 표면의 거칠기 정도가 증가하고, 증가 폭은 기판에 따라 다르다는 점을 확인하였으며 전도성이 높고 결정성을 가진 Molybdenum 기판에서는 Amorphous incubation layer 가 거의 없이 증착 초기부터 다결정 실리콘이 증착이 되며, 절연체이며 비정질인 SiO₂ 기판에서는 증착 초기에 Amorphous incubation layer 가 생성 된 뒤 다결정 실리콘 박막이 형성되지만, 바이어스를 인가하면 증착 초기의 비정질층이 감소하는 경향을 보였다.

암시야상 기법을 이용한 다크 필드 이미지를 통해 두 기판의 다결정 실리콘 박막 내부의 미세구조를 관찰하여 비교한 결과, Molybdenum 기판의 실리콘 박막은 기판에 수직한 방향으로 주상정이 성장하며, SiO₂ 기판에서 다결정 실리콘 박막은 높은 결정성을 가진 grain 이 박막 내부에 혼재되어 성장하는 차이가 있음을 관찰하여 기판의 전도성 차이가 증착 과정에서 박막의 미세구조에 영향을 주는 변수가 될 수 있는 가능성을 확인하였다.

이와 같은 하전 특성에 기인한 미세구조의 차이를 극대화 하기 위해 기판에 바이어스를 인가하는 공정변수를 도입하여 다크 필드 이미지를 관찰한 결과, Molybdenum 기판에서는 바이어스 인가에 따른 미세구조의 차이가 관찰되지 않고 SiO₂ 기판에서는 기판에 평행한 in plane 의 (220)면이 증가한 것을 확인하였다.

참고 문헌

- [1] N.M. Hwang, D.Y. Kim, International materials reviews, [49], 171–190 (2004)
- [2] C. Niikura, M. Kondo, A. Matsuda, J.Non–Crystalline Solids 338–340 (2004) 42–46
- [3] S.K. Ram, S. Kumar, D. Deva, P.R. Cabarrocas, Thin Solid Films 515 (2007) 7619–7624
- [4] M. Chakraborty, A. Banerjee, D. Das, Physica E 61 (2014) 95–100
- [5] D. Raha, D. Das, Applied Surface Science 276 (2013) 249–257
- [6] R.I. Badran, F.S Al–Hazmi, S.Al–Heniti, A.A. Al–Ghamdi et al, Vacuum 83 (2009) 1023–1030
- [7] D. Raha, D. Das, Solar Energy Material & Solar Cells 95 (2011) 3181–3188
- [8] D.K. Lee, Y.B. Chung, J.K. Kim, N.M. Hwang, J.Crystal Growth 310 (2008) 4368–4372
- [9] W.K. Youn, S.S. Lee, J.Y. Lee, C.S. Kim, N.M. Hwang, S. Iijima, J.Phys.Chem.C (2014) 118, 11946–11953
- [10] N.M. Hwang, J.H. Hahn, D.Y. Yoon, J.Crystal Growth 162 (1996) 55.
- [11] J.Y. Kim, D.Y. Kim, N.M. Hwang, Pure Appl.Chem. 78[9], 1715–1722 (2006)
- [12] N.M. Hwang, D.K. Lee, J. Phys. D: Appl. Phys.43 (2010) 483001
- [13] C.T.R Wilson, Phil. Trans. Roy. Soc 192 403 (1899)

- [14] J.L Katz, F.C Wen, T.Mclaughlin et al., Science 196(10) 1203–1205 (1997)
- [15] N.M Hwang, New mechanism of Thin Film Growth : Charged Cluster Model
- [16] H.M. Jang, N.M Hwang, J.Mater.Res. 13 (12) 3536–3549 (1998)
- [17] S.W Yoo, J.S Hong, S.S. Lee, C.S Kim, N.M. Hwang, Cryst. Growth Des 14 (12) 6239–6247 (2014)
- [18] L. Houben, M. Luysberg, P. Hapke, R. Carius, F. Finger, H. Wagner, Philos. Mag. A 77 (1998) 1447
- [19] R.E.I Schropp, Thin Solid Films 395,17 (2001)
- [20] K.K Muthukrishnan, V.L. Dalal, “Structural and electronic properties of nanocrystalline silicon thin film solar cells fabricated by hot wire and ECR–plasma CVD techniques” , Retrospective Theses and Dissertations, paper 15518, Iowa State University (2007)

Abstract

Effect of substrate bias on microstructure of silicon thin film with the variation of conductivity of substrate

Tae Joon Choi

Material Science and Engineering

The Graduate School

Seoul National University

A number of silicon applications are developed for various devices in semiconductor industry such as photovoltaic panel and thin film transistor. Advanced researches are carried out for silicon materials with the advantage of electrical and optical properties. Nowadays, a lot of researches are based on observation of deposition behavior in nanoscale for improvement on its physical properties. In case of deposition behavior of silicon thin film on glass substrate, amorphous incubation layer is often formed in the initial step of deposition. In the field of thin film industry, there are crystallization processes such as excimer laser annealing or metal induced crystallization process to get rid of amorphous incubation layer which could degrade the electrical property of thin film. For this reason, it is expected that direct deposition of polycrystalline silicon film without amorphous incubation layer could save the cost

and time for additional crystallization process.

In this study, deposition behavior of polycrystalline silicon thin film deposited by plasma enhanced chemical deposition was observed with the variation of substrate and bias voltage. It was observed that charged nanoparticles were generated in the plasma system and they were captured on the TEM grid for the observation of transmission electron microscope. Based on this new understanding of deposition unit, the polycrystalline silicon thin film was deposited on the molybdenum and glass substrate under the condition of 300°C substrate temperature. According to the charge of the nanoparticle, the difference of deposition behavior on the conducting and insulating substrate with the bias voltage was observed by transmission electron microscope after the x-ray diffraction, raman spectroscopy and atomic force microscopy analysis. Dark field images were captured by the transmission electron microscope for the visual comparison of microstructure inside the silicon thin film. The difference of microstructure influenced by negative substrate bias voltage was confirmed with the variation of conductivity of substrate.

Keywords : Charged nanoparticle, Plasma enhanced chemical vapor deposition, Conductivity of substrate, Substrate bias voltage, Polycrystalline silicon thin film, Dark field image

Student Number : 2014–20536